【仕事内容】
■仕事内容
当社製品の開発におけるデジタル回路設計業務を中心に、仕様検討から試作・評価まで一連の開発工程を担当していただきます。
アナログ回路や信号処理ブロックと連携する場面も多く、デジタル設計だけでなく周辺技術の知識も活かしながら製品開発に携わることができます。
■主な業務内容
◎デジタル回路設計
・デジタル回路の仕様検討・設計
・回路評価、デバッグ業務
・タイミング設計(クロック、セットアップ/ホールド時間など)の検討
◎FPGA・周辺回路開発
・FPGAの内部論理設計(Verilog-HDL/VHDL)
・マイコン周辺回路の設計
・A/D・D/Aコンバータなど周辺回路とのインタフェース設計
◎評価・品質向上
・ノイズ対策の検討
・レイアウト設計
・配線設計
・GND/電源設計
・フィルタ設計
・試作基板の評価・検証
・基板改修および性能改善
◎ドキュメント作成・社内調整
・設計仕様書の作成
・評価報告書の作成
・製造部門、品質保証部門、ソフトウェア開発部門など関係部署との調整・連携
■このポジションの魅力
仕様検討から試作・評価まで製品開発の全工程に携われる
アナログ回路や信号処理技術など幅広い知識を習得できる
FPGA設計やノイズ対策など専門性の高い技術力を磨ける
関係部門と連携しながら、製品づくりの中心メンバーとして活躍できる環境です。
■同社について
◇創業以来培ってきた高周波技術に加え、光伝送、デジタル技術を駆使したシステムインテグレーションまで技術領域を日々拡大中。移動体通信、放送、宇宙・衛星、防災、交通、官公庁と、様々な分野で通信インフラを支えています。
◇株式会社エヌ・ティ・ティ・ドコモ、KDDI株式会社、ソフトバンク株式会社、富士通株式会社等、大手通信企業や官公庁等、との取引実績があります。長年にわたりハイレベルなニーズに応えることで、お客様から高い評価を得て
正社員
学歴不問
<応募資格/応募条件>
■必須要件(基礎知識)
電子回路設計の実務経験(年数不問/第二新卒・ポテンシャル層も検討可)をお持ちの方
■歓迎要件
・FPGA開発経験(Xilinx, Intel/Altera, Lattice等)
・Verilog-HDL または VHDL によるRTL設計・検証経験
・高周波(RF)回路に関する知識、または興味・関心
・基板CAD(CR-5000/8000, OrCADなど)の使用経験
・オシロスコープ、スペクトラムアナライザ、ロジックアナライザ等の使用経験
<予定年収>
450万円~750万円
<賃金形態>
月給制
<賃金内訳>
月額(基本給):250,000円~410,000円
<月給>
250,000円~410,000円
<昇給有無>
有
<残業手当>
有
<給与補足>
※年収上限額は経験や年齢に応じて決定します。
■昇給:年1回
■賞与:年2回(夏季賞与7月、冬季賞与12月に支給)
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
<勤務時間>
9:00~18:00 (所定労働時間:8時間0分)
休憩時間:60分(12:00~13:00)
時間外労働有無:有
休日・休暇など
週休2日制(休日は土日祝日)
年間有給休暇10日~(下限日数は、入社半年経過後の付与日数となります)
年間休日日数124日
<勤務地詳細>
山梨支所
住所:山梨県甲府市住吉5-3-13
勤務地最寄駅:JR東海 身延線/南甲府駅
受動喫煙対策:敷地内喫煙可能場所あり
変更の範囲:会社の定める事業所
Advertisement
Advertisement
