《高時給♪》CISデジタル回路設計/812806
★仕事内容:
CIS
デジタル回路設計:
開発要求仕様に基づいた回路仕様作成、Verilog-HDL/SystemCによる設計および検証(リファレンスCによる一致検証、アサーション検証、波形目視、カバレッジ検証など。)。設計後は評価チーム、試作・量産立ち上げサポートも行います。設計委託メンバとの業務やりとりも行います。
特に電力解析、チェックツール実行(構文チェック、非同期検証)、簡易論理合成、SDC(物理インプリ制約)作成の業務を担っていただきます。
【担当製品】CIS
★職種:
【電気系設計・開発】電気・電子系
★使用するツール:
Excel、PowerPoint
★給与:
【時給】3,600円~ 交通費別途支給
【月収例】55万8000円=時給3600円×155時間(残業代別途)
★福利厚生:
・各種保険完備
健康保険、厚生年金保険、雇用保険、労働者災害補償保険
・有給休暇
就労日数に応じて、有給休暇が付与されます。
・健康診断
定期健康診断精度を設けています。
・メンタルヘルスライン
悩みや心配事の解決をカウンセラーがお手伝いをします。
・スキルアップ・研修制度
提携のスクール・eラーニング・通信講座多数!CAD、プログラミング、ものづくりや化学などの技術知識や語学、PCスキルをしっかり身に付けられます。資格取得のための足がかり、業務に直結したスキルアップ等、目的に応じて受講可能です。
★勤務曜日:
月火水木金
★勤務時間:
09:30 ~ 18:00(休憩45分)
★残業:
30時間程度
★契約期間:
長期
★派遣先:
大手半導体製造メーカーでのお仕事です。
\こんな方にもオススメ/
CADオペレーター・機械オペレーターとしてご活躍されていた方
技術職として
派遣
こんなスキルや経験のある方を歓迎します!:・半導体のデジタル回路設計スキル・Verilog-HDL設計検証スキル(5年以上)・物理インプリ実装ツールに関する知見(designcompiler、formality、primetime)・他チームと連携しながら遂行する主体性活かせる経験:・クロック・リセット制御回路、DFT設計知見・アナログ回路の基礎知識・CMOSイメージセンサの基礎知識
時給 3,600円~ 交通費別途支給
月収例:55万8000円=時給3600円×155時間(残業代別途)
09:30 ~ 18:00(休憩45分)
休日・休暇など
土日
神奈川県厚木市
最寄り駅
本厚木駅 徒歩15分
Advertisement
Advertisement
