【仕事内容】
【案件数業界トップクラス/若手からベテランまで幅広い年齢層の方が活躍する会社/福利厚生・バックアップ体制充実の中でキャリアアップが可能/BREXA Techグループで安定性抜群】
■業務概要:
デジタル回路設計や検証業務をお任せ致します。豊富な開発経験がある環境で各フェーズからの対応が可能な環境です。
■業務内容:
【デジタル回路設計・検証】
・ASIC・FPGAにてデジタル回路設計や検証業務
・STA合成/検証やDFTなどミドルウェアの業務
・HW言語を用いて、設計・検証
■ツール:
FPGA、ASIC、Verilog HDL(HW記述言語)、VHDL(HW記述言語)、C言語、System Verilog
■当社について:
BREXAグループは2025年7月に社名変更を行い、現在グループ売上約8,000億円のグローバル事業展開グループになります。アジア、オセアニア、南米、北米、欧州とグローバルにグループ展開をし、今では企業数216社、従業員数126,000人になります。当社はジャパン・アジアセグメントにおける技術者派遣領域の中核で、売上約1,300億円、従業員人数20,061名、日本全国で52拠点で事業展開しています。日本国内における大手ものづくりメーカーを中心に機電からITまで幅広い領域でエンジニア派遣を行い、他にも自社開発を行うなど、日本のモノづくりに貢献しています。
変更の範囲:会社の定める業務
正社員
<最終学歴>大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上
<応募資格/応募条件>
■必須条件:
・Verilog、VHDL言語の経験
・C言語の経験
・デジタル回路設計において、実務経験が有る
■歓迎条件:
・SystemVerilog言語の経験
<予定年収>
550万円~800万円
<賃金形態>
月給制
<賃金内訳>
月額(基本給):350,000円~580,000円
<月給>
350,000円~580,000円
<昇給有無>
有
<残業手当>
有
<給与補足>
※スキル経験年数を考慮し話し合いの上、優遇します。
■賞与:年2回
■昇給:年1回(4月)
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
<勤務時間>
9:00~18:00 (所定労働時間:8時間0分)
休憩時間:60分(12:00~13:00)
時間外労働有無:有
休日・休暇など
完全週休2日制(休日は土日祝日)
年間有給休暇10日~20日(下限日数は、入社半年経過後の付与日数となります)
年間休日日数123日
◆祝日休み◆夏期休暇(当社カレンダーによる)◆年末年始休暇(当社カレンダー)による◆特別休暇(慶弔その他)◆有給休暇(初年度10日)◆産前・産後休暇◆育児休業・子の育児目的休暇◆介護休業・介護休業
<勤務地詳細>
顧客先(神奈川県)
住所:神奈川県
受動喫煙対策:屋内全面禁煙
変更の範囲:会社の定める事業所(リモートワーク含む)
Advertisement
Advertisement
